如何减小仿真时间

- March 27, 2023 at 10:41 am
  
  Shan mengzhu
  Subscriber
  
  老师，我在FDTD中仿真液晶模型时遇到了发散问题，液晶模型中有LC attribute的设置，当里面液晶旋向θ角不是0°或者90°时，仿真会发散，最终通过单独的网格划分解决了发散问题，但加的mesh网格要覆盖整个液晶结构，并且网格划分要非常精细，x、y、z方向的网格要达到5~8个nm才能保证仿真收敛，这样对于一个单个周期结构所需的仿真时间也非常大，所以有两个问题想请教一下：
  1.FDTD中液晶材料的仿真是必须要这么精细的网格吗？
  2.在这种情况下，有什么方法可以减小仿真时间呢？单个周期结构整体0.7um X 0.7um X 3um就需要两三天的时间才可以跑完。
  （仿真用的宽波源，波长间隔1nm；x、y是周期性边界条件，光传播方向z是PML，液晶模型设置参考的官网链接，均匀分布的液晶LC Rotation - Simulation object – Ansys Optics）
  谢谢老师！
- March 27, 2023 at 5:13 pm
  
  Guilin Sun
  Ansys Employee
  
  一般没有必要很细的网格，更没有必要监测如此多的频率点（波长间隔1nm），只需要大约50个点即可，这个也浪费仿真时间。先用网上例子看看，比较一下差别在哪里。
  先按精度2 测试，一般很少使用细网格才收敛的情况。
  参见 /forum/forums/topic/ansys-insight-slow-convergence-in-fdtd/#latest
  中文帖子目前乱码： /forum/forums/topic/ansys-insight-%e6%a8%a1%e6%8b%9f%e6%96%87%e4%bb%b6%e8%a1%b0%e5%87%8f%e5%be%88%e6%85%a2%ef%bc%8c%e6%80%8e%e4%b9%88%e5%8a%9e%ef%bc%9f/